Cadence Design Systems，Inc .宣布Cadence digital full process新版本得到增强，可以进一步优化各种产品的功耗、性能和面积(PPA)结果。应用领域包括汽车、移动、网络、高性能计算和人工智能(AI)。这种工艺具有多种业界领先的功能，包括统一布局和物理优化引擎以及机器学习(ML)功能，可将吞吐量提高3倍，PPA提高20%。

新的Cadence数字全流程通过以下主要改进提供了PPA和吞吐量优势：

Cadence digital全流程iSpatial技术：ISpatial技术将Innovus实现系统的GigaPlace布局引擎和GigaOpt优化器集成到Genus综合解决方案中，提供层分配、有用时钟偏移、穿越支柱等技术。ISpatial技术通过使用通用用户界面和数据库，允许从Genus physical synthesis到Innovus implementation的无缝过渡。

机器学习功能：机器学习功能使用户能够使用他们现有的设计来训练局部优化技术，从而与传统的布局和布线过程相比最小化设计余量。

最佳签名收敛：整个数字流程集成了统一实现、定时和IR签名引擎，并通过同时关闭所有物理、定时和可靠性目标来提供增强的签名收敛。这使得客户能够减少设计余量和迭代次数。

“新的数字全流程增强功能基于广泛采用的集成流程，进一步加强了Cadence在数字和签到设计方面的领先地位，并使客户能够实现SoC设计的卓越性，”该公司高级副总裁兼总经理Tin-Chi Teng博士表示。Cadence的数字和签署组。“我们与承受巨大压力的客户密切合作，他们需要满足日益增长的大型设计的压缩进度，并为他们提供更有效地实现PPA利益所需的功能。”

Cadence digital process由Innovus实施系统、通用综合解决方案、Tempus时序签署解决方案和Voltus IC电源完整性解决方案组成。它为客户提供了一种快速的封闭设计方式和更好的可预测性，并支持公司的智能系统设计策略，使先进的节点片上系统(SoC)设计得以实现。

联发科计算和人工智能技术集团总经理萨杭博士表示，“我们在调整高性能核心方面投入了大量精力，以实现我们的主动性能目标。使用Innovus实施系统GigaOpt中的新ML函数。通过优化程序，我们可以自动快速地训练我们的CPU内核模型，从而提高最大频率，减少80%的总负松弛。这可以将最终签到设计的关闭时间缩短2倍。”