加利福尼亚州圣何塞- (BUSINESS WIRE) - Cadence设计系统公司(NASDAQ：CDNS)今天发布了Cadence ®适®石蕊，下一代解决方案，它提供了约束签收和时钟域交叉(CDC)签收，缩短了整个设计周期时间，提高了复杂片上系统(SoC)设计中的硅质量。与上一代解决方案相比，Conformal Litmus为设计人员提供100%的签核定时器精度和更快的周转时间。

新的Conformal Litmus为客户提供以下服务：

业界首次签署静态定时器集成：通过这种集成，Conformal Litmus可以使用与Tempus™定时签核解决方案相同的解释精确地对设计和约束进行建模，为客户提供100%的寄存器传输级别(RTL)签收精度。

CDC结构签收：这从早期RTL到实现流程验证了设计中CDC的结构正确性。智能分析和报告功能提供快速签收功能，可能在设计计划中节省数周到数月。

约束签名：检查块级别约束的正确性和完整性，并允许用户在SoC集成级别执行分层块与顶级一致性检查。Conformal Litmus智能分析可生成准确，低噪声的报告，缩短调试时间并帮助用户快速实现签核质量约束。

多CPU并行化：验证可以跨多个内核并行化，在SoC设计上提供高达10倍的周转时间。

“加速SoC交付以满足严格的设计时间表，同时保持开发成本下降，继续成为当今复杂设计中不断增长的客户挑战，”Cadence数字与签约集团高级副总裁兼总经理Chin-Chi Teng博士说。“新的Cadence Conformal Litmus提供创新功能，使我们的客户能够签署约束和CDC，并按计划录出可靠，高质量的设计。”

Conformal Litmus是更广泛的Cadence数字和签收全流程产品组合的一部分，可提供更好的可预测性和更快的设计闭合路径。它支持Cadence的智能系统设计™战略，实现卓越的SoC设计。

代言

“借助Cadence Conformal Litmus解决方案的多CPU并行化功能，我们能够在10小时内完成大到50M实例的设计运行。该解决方案为我们提供了所需的准确性，速度和快速调试功能，并且我们期望在设计和实施团队之间对时序约束的质量进行最小的迭代。“

- Hideyuki Okabe，数字设计技术部总监，共享瑞萨物联网和基础设施业务部研发EDA部门

“我们的目标是为具有经硅验证的IP和强大的设计方法的客户提供首次成功的芯片成功，这些设计人员面临着设计复杂性，成本更高，开发周期更短的设计复杂性。我们开发的IP和ASIC具有极其复杂的CDC结构，包括握手同步器，总线同步器和FIFO。CDC签收往往很麻烦，因为委托CDC验证的工程师通常不了解设计意图。Cadence Conformal Litmus在进行全面分析后，以非常直观的方式呈现结果。理解CDC意图以及RTL时序约束检查所需的所有见解都是现成的。这有助于我们快速签署并有效节省时间表中的大量时间。“

- Vikram Kuralla，导演 工程学，Invecas

“我们为汽车，工业和其他应用开发，创造和许可高效率和高质量的半导体IP。我们需要确保我们的知识产权得到彻底验证并提前交付。CDC签收是实现这一里程碑的重要一步。在评估了Cadence Conformal Litmus之后，我们对其CDC功能印象深刻，尤其是智能分析和报告。这将使我们能够在我们的设计中快速识别丢失，无效和不正确的CDC同步方案。有了直观的诊断能力，我们预计这将显著加快我们的CDC签收过程。”

- 进安倍晋三，总经理， 半导体IP&R&d组，处理器开发部在 NSITEXE公司

关于Cadence

Cadence使电子系统和半导体公司能够创造出改变人们生活，工作和娱乐方式的创新终端产品。Cadence的软件，硬件和半导体IP被客户用于更快地将产品推向市场。该公司的智能系统设计战略可帮助客户在移动，消费，云数据中心，汽车，航空航天，物联网，工业和其他细分市场中开发差异化产品 - 从芯片到电路板再到智能系统。Cadence被“财富”杂志列为“100家最适合工作的公司”之一。