联发科与台积电合作，宣布采用台积电3纳米工艺开发的首款3纳米天玑 芯片组成功流片。该芯片将于明年开始量产，计划于 2024 年下半年推出。

与 5nm 前身相比，台积电的 3nm 工艺技术具有显着的优势。它的逻辑密度增加了大约 60%，在恒定功率下速度提高了 18%，或者在相同性能的情况下功耗降低了 32%。该技术针对高性能计算和移动应用，旨在提高性能、能效和产量。

联发科计划将该芯片整合到智能手机、平板电脑和智能汽车等各种设备中。随着采用 3nm 工艺的行业竞争加剧，这一战略举措使联发科处于芯片制造的前沿。

有猜测称，苹果可能是台积电 3nm 产能的早期采用者，可能将其用于今年晚些时候即将推出的A17芯片。相比之下，目前有关高通 3nm 技术的准确细节还很有限。当高通最终推出其3纳米芯片时，预计将引发与联发科的竞争。

联发科总裁陈乔恩称赞与台积电的合作具有卓越的制造能力。他表示，此次合作将使联发科能够展示其在旗舰芯片组方面的先进设计，旨在为全球客户提供高品质的解决方案，提升旗舰市场的用户体验。